World Of Semicon

안녕하세요,UVM Testbench 작성 - WikiDocs 내용을 바탕으로 SystemVerilog에 대해 간단하게 정리해보았습니다. Verilog는 많이 접해볼 수 있는데 SystemVerilog는 자료 찾기가 상대적으로 좀 힘들었던 것 같습니다.이제 가볍게 훑어보면서 위키독스를 격파하도록 하겠습니다.반도체 칩 구조가 점차 복잡해지면서 검증의 중요성과 비중 또한 높아지고 있습니다.아래 그림은 SoC의 블록 다이어그램인데 이렇게 하나의 칩 내부는 여러 블록으로 구성되어 있습니다.이 블록을 모듈 또는 IP(Intellectual Property, 이하 IP)라고 합니다.과거에는 반도체 회사들이 IP를 직접 설계했지만, 이제는 IP 설계 업체로부터 검증된 IP를 구매해 칩을 설계합니다.IP를 직접 설계하는..

정의 : IEEE industry standard Hardware Description Language IEEE(Institute of Electrical and Electronics Engineers)라는 "미국전자학회"가 규정한 디지털 시스템(하드웨어)을 표현하는 언어입니다. 구성 방법은 크게 3가지로 Behavior Modeling, Structural Modeling, RTL(Rester Transister Level) 방식이 있습니다. Behavioral Modeling : 입력과 출력의 "관계"를 중심으로 표현합니다. 2 input multimplexer(모듈명 mux_2)를 구현했습니다. assign으로 입력과 출력의 관계를 정의했습니다. module mux_2( input[1:0] a,b,..

안녕하세요, 이번 글에서는 2-Input Nand, Nor Gate에 대해 간단한 구조 설명 및 시뮬레이션 결과를 통한 Pmos의 Width를 찾아보겠습니다. 먼저 진리표입니다. Nand와 Nor가 And와 Or보다 구조가 단순하기에 먼저 썼습니다. Nand, Nor은 트랜지스터가 4개 쓰이나 And, Or은 Not Gate가 추가로 들어가서 6개가 쓰입니다. 다음은 2-Input Nand, Nor Gate의 구조입니다. Nand Gate : Pmos 병렬, Nmos 직렬 Nor Gate : Pmos 직렬, Nmos 병렬 이제 Nand Gate의 Pmos Width 찾기 시뮬레이션입니다. 하만 세미콘 반도체 교육 중, Cadence사의 Virtuoso 프로그램을 이용했습니다. Not Gate와 마찬가지로..