World Of Semicon

하만 세미콘 아카데미 4기에서 진행한 Not, Nand, Nor Gate Stick Diagram과 Layout을 그려보도록 하겠습니다. LVS와 DRC를 모두 확인했고, Stick Diagram의 대칭 형태로 그린 것이 많습니다. 아래의 게시물에서 각 Logic Gate에 맞는 Pmos의 Width 값을 찾았고 이를 바탕으로 Stick Diagram과 Layout을 그립니다. https://semiconwide.tistory.com/53 Nand Gate 부터 Nand Flash까지, Cadence의 Virtuoso를 이용해 Nand Gate의 Pmos Width 찾기 시뮬레이션 안녕하세요, 이번 글에서는 2-Input Nand, Nor Gate에 대해 간단한 구조 설명 및 시뮬레이션 결과를 통한 Pm..

이번 글에서는 Gate에 따른 Pmos와 Nmos의 Width 비율 설정에 대해 알아보겠습니다. 들어가기 전에 볼 것은 2가지입니다. 1. 먼저 아래의 Mosfet 전류 공식에서 "사실상" 변경 가능한 것은 W(Width)입니다. 왜 그런지 보면 먼저 1번의 모빌리티는 전자와 양공 자체의 특성이라 당연히 변경이 불가능합니다. 2번 Cox를 원하는 값으로 설정하기 위해서는 다음 공정이 시작될 때까지 기다려야 합니다. 즉, 이미 진행되는 공정에서는 기존에 세팅된 값을 사용해야 합니다. 그래서 사실상 변경하지 못합니다. 3번의 L(Length)와 4번 모두 제품 스펙에 의해 정해져 있습니다. 참고로 프로젝트할 때 L 값은 주어졌습니다. 그래서 W만 변경할 수 있게 됩니다. 2. 일반적으로 전자의 모빌리티는 양..

안녕하세요, 이번 글에서는 2-Input Nand, Nor Gate에 대해 간단한 구조 설명 및 시뮬레이션 결과를 통한 Pmos의 Width를 찾아보겠습니다. 먼저 진리표입니다. Nand와 Nor가 And와 Or보다 구조가 단순하기에 먼저 썼습니다. Nand, Nor은 트랜지스터가 4개 쓰이나 And, Or은 Not Gate가 추가로 들어가서 6개가 쓰입니다. 다음은 2-Input Nand, Nor Gate의 구조입니다. Nand Gate : Pmos 병렬, Nmos 직렬 Nor Gate : Pmos 직렬, Nmos 병렬 이제 Nand Gate의 Pmos Width 찾기 시뮬레이션입니다. 하만 세미콘 반도체 교육 중, Cadence사의 Virtuoso 프로그램을 이용했습니다. Not Gate와 마찬가지로..